NVIDIA пересмотрела характеристики платформы Vera Rubin

NVIDIA без публичных анонсов обновила официальные спецификации вычислительной платформы Vera Rubin. Изменения затронули пропускную способность памяти HBM4, интерфейса NVLink шестого поколения и сетевой подсистемы scale-out.

‹›

Журналисты обнаружили корректировки, сравнив архивные версии сайта NVIDIA через Wayback Machine. Судя по данным веб-архива, параметры были изменены в первой половине сентября. Компания пока не публиковала официальных объяснений пересмотра характеристик.

Изменения для отдельных ускорителей и NVL72

В первоначальной версии спецификаций один графический процессор Rubin должен был оснащаться 288 ГБ памяти HBM4 с совокупной пропускной способностью 22 ТБ/с. В обновленной документации этот показатель снизился до 19,2 ТБ/с — примерно на 12,7%.

Пропускная способность интерконнекта NVLink 6 также была пересмотрена: вместо заявленных 3,6 ТБ/с теперь указано 3,0 ТБ/с, что соответствует снижению примерно на 16,7%.

В стоечной системе Vera Rubin NVL72, объединяющей 72 ускорителя Rubin и 36 процессоров Vera, суммарная пропускная способность HBM4 уменьшилась с 1580 до 1400 ТБ/с. Показатель фабрики NVLink сократился с 260 до 216 ТБ/с. При этом внешняя сетевая подсистема, напротив, стала производительнее: ее пропускная способность выросла с 28,8 до 32,4 ТБ/с, или на 12,5%.

Более существенная корректировка для HGX Rubin NVL8

Наиболее заметные изменения относятся к серверной конфигурации HGX Rubin NVL8. Ее пропускная способность подсистемы памяти была снижена со 176 до 130 ТБ/с — на 26,1%. Объем доступной памяти HBM4 также скорректировали: с 2,3 до 2,0 ТБ.

Суммарная скорость коммутации NVLink Switch в этой конфигурации уменьшилась с 28,8 до 24,0 ТБ/с. При этом пиковая вычислительная производительность одного ускорителя при работе с разреженными матрицами NVFP4 осталась на прежнем уровне — 50 PFLOPS.

Показатели обучения для HGX Rubin NVL8 изменились незначительно. Производительность в NVFP4 снизилась с 280 до 270 PFLOPS, а в FP8/FP6 — со 140 до 130 PFLOPS.

Возможные причины пересмотра

Отраслевые аналитики связывают изменения с трудностями контрактных производителей памяти при массовом выпуске 12-слойных стеков HBM4 на проектных частотах. Снижение требований к пиковой пропускной способности может повысить выход годных компонентов и упростить стабилизацию поставок при развертывании инфраструктуры.

Фактическое влияние корректировок на производительность будет зависеть от архитектуры нейросетевых моделей и их чувствительности к задержкам обмена данными между ускорителями и узлами кластера. Поэтому уменьшение паспортных показателей не обязательно приведет к пропорциональному падению скорости работы всех задач.